主页-信无双注册-主页

主页-信无双注册-主页

当前位置: 信无双注册 > 储存系统 >

存储器系统_图

主页-信无双注册-主页 时间:2020-12-19 04:54

  存储器系统_其它_高等教育_教育专区。汇编语言程序设计 第三章 存储器系统 第三章 存储器系统 3.1 存储器系统概述 存储器处于现代计算机的中心地位 CPU 存储器 存储器 AB:地址总线 I/O接口 I/O设备

  汇编语言程序设计 第三章 存储器系统 第三章 存储器系统 3.1 存储器系统概述 存储器处于现代计算机的中心地位 CPU 存储器 存储器 AB:地址总线 I/O接口 I/O设备 DB:数据总线 计算机系统存储器的要求 随着计算机系统处理能力提高,速度加快,对存储器系统 也提出了更高的要求。 容量大,速度快,价格低。(矛盾的要求) 存储系统的速度接近存取速度最快的存储器,存储容量与 容量最大的存储器相等或接近,单位容量的价格接近最便 宜的存储器。 设计分层次的存储器系统体系,对用户透明,综合考虑容 量、速度、价格,建立合理的存储组合,满足系统对存储 器在性能和价格方面的要求。 2020/9/16 4 计算机系统存储器的设计 访存局部性原理: 时间局部性; 空间局部性。 层次化存储系统 将计算机访问频繁的数据存放在速度较高(单位价 格也较高)的存储器中,将不频繁访问的数据存放 在速度较慢但价格较低的存储介质中。 设计合理的算法和操作系统调度机制,保证性能。 2020/9/16 5 存储器的相关概念 单元地址 D7 D6 D5 D4 D3 D2 D1 D0 00...00 00...01 存储元 存储单元 存储体 xx...xx 2020/9/16 6 一、计算机系统存储器的主要性能指标 1、存储容量(Memory Capacity) 存储器由若干“存储单元”组成,每一单元存放一个“字 节”的信息。 ? 1字节(BYTE)即为8位二进制数; ? 2字节即为1个“字”(WORD); ? 4字节即为1个“双字”(DWORD)。 存储容量以K为单位,1K容量为1024个单元 ? 1M = 1024K = 1024×1024单元 ? 1G = 1024M ? 1T = 1024G 2020/9/16 7 一、计算机系统存储器的主要性能指标 2、存取时间(Memory Access Time);一次操作完成时间 3、存储周期(Memory Cycle Time);连续两次操作最小间 隔(与存取时间有区别) 4、可靠性(Reliability); 5、功耗与集成度(Power Loss and Integration Level); 6、性能价格比(Cost Performance); 7、存取宽度(Access Width):存储总线宽度,即CPU或I/O 一次存取数据的位数或字节数。 2020/9/16 8 二、存储器分类 1、 按存储介质分 半导体存储器:用半导体器件组成的存储器; 磁表面存储器:用磁性材料做成的存储器。 2、 按存储器的读写功能分 只读存储器(ROM):存储的内容是固定不变的,只能读 出而不能写入的半导体存储器; 随机读写存储器(RAM):既能读出又能写入的半导体存 储器。 3、 按存储器在计算机系统中的作用分 根据存储器在计算机系统中所起的作用,可分为: 主存、辅存、高速缓冲存储器、 控制存储器等。 2020/9/16 9 磁介质存储器 磁介质存储器:利用磁性材料的磁滞留特性(磁滞回线、 磁芯存储器 早期的计算机系统使用磁环(磁芯)作为系统的主存储 器。在磁环中心穿过导线信号的写入;通过对读信号的不同感应,读出存储的信息。 体积大,工艺复杂,制造成本高,可靠性低,读写速度慢。 2 、磁表面存储器 在金属或玻璃,塑料等材料表面使用磁性材料做成 的存储器。主要有磁带,磁盘(硬盘,软盘)等。容量大, 但存取速度慢,一般作为外部存储器。 2020/9/16 10 半导体存储器的分类 静态RAM(SRAM) 半 随机存储器(RAM) 导 动态RAM(DRAM) 体 掩膜ROM 存 (Mask ROM) 储 器 只读存储器(ROM) 可编程ROM (PROM) 可擦除ROM (EPROM) 2020/9/16 电可擦除ROM (EEPROM) 11 1、RAM(随机访问存储器): 静态RAM:集成度低,信息稳定,读写速度 快; 动态RAM:集成度高,容量大,缺点是信息 存储不稳定,只能保持几个毫秒,为此要不断进 行“信息再生”,即进行 “定时刷新”操作; 内存条:由于动态RAM集成度高,价格较便 宜,在微机系统中使用的动态RAM组装在一个条 状的印刷板上。系统配有动态RAM刷新控制电路, 不断对所存信息进行“再生”。 2020/9/16 12 2、ROM: 只读存储器, 所存信息只能读出,不能 写入。 只读存储器 定义 优点 缺点 掩膜式ROM 数据在芯片制造过 程中就确定 可靠性和集成度 高,价格便宜 不能重写 一次编程 用户可自行改变产 可以根据用户需 只能一次 (PROM) 品中某些存储元 要编程 性改写 多次编程 (EPROM) (EEPROM) 可以用紫外光照 可以多次改写 射或电擦除原来的 ROM中的内容 数据,然后再重新 写入新的数据 2020/9/16 13 3、ROM / EPROM在微机系统中的应用 存放“基本输入/输出系统程序”(简称BIOS) BIOS是计算机最底层的系统管理程序,操作 系统和用户程序均可调用。 4、高速缓冲存储器Cache Cache位于CPU与主存储器之间,由高速静 态RAM组成。容量较小,为提高整机的运行速度 而设置,应用程序不能访问Cache, 目前Cache 常集成在CPU内部。 2020/9/16 14 5、闪速存储器 Flash Memory 闪速存储器是一种高密度、非易失性的读/写 半导体存储器,它突破了传统的存储器体系,改 善了现有存储器的特性。 特点: (1) 固有的非易失性; (2) 廉价的高密度; (3) 可直接执行; (4) 在一定条件下可重写入; (5) 固态性能。 2020/9/16 15 闪速存储器的工作原理 电擦除和重新编程能力 闪速存储器是在EPROM功能基础上增加了电路 的电擦除和重新编程能力。28F256A引入一个指 令寄存器来实现这种功能。其作用是: (1) 保证TTL电平的控制信号输入; (2) 在擦除和编程过程中稳定供电; (3) 最大限度的与EPROM兼容。 2020/9/16 16 6、高速存储器 由于CPU和主存储器在速度上不匹配,限制了高速计算。 为了使CPU不至因为等待存储器读写操作的完成而空转,可 以采取一些加速CPU和存储器之间有效传输的特殊措施。 (1) 芯片技术 研究开发高性能芯片技术。 (2) 结构技术 采用并行操作方式 双端口存储器 采用并行主存储器,提高读出并行性 多模块交叉存储器 主存储器采用更高速的技术来缩短存储器的读出时间 相联存储 2020/9/16 17 三、计算机存储系统的结构 计算机存储系统的结构分为两类: 冯·诺依曼结构:程序存储器和数据存储器在一个存储 地址区间统一编址(80X86系列)。 哈佛结构:程序存储器和数据存储器在不同的存储地址 空间各自独立编址(MCS51系列)。 存储器和I/O空间的编址 存储器和I/O接口统一编址(MCS51系列) 存储器和I/O接口各自独立编址(80X86系列) 2020/9/16 18 第三章 存储器系统 3.2 存储器结构和原理 存储器(芯片)结构与存储原理 1、存储体 一个基本存储电路只能存储一个二进制位。 将基本的存储电路有规则地组织起来,就是存储体。 存储体又有不同的组织形式: 将各个字的同一位组织在一个芯片中,如:8118 16K*1 (DRAM); 将各个字的 4位 组织在一个芯片中,如:2114 1K*4 (SRAM); 将各个字的 8位 组织在一个芯片中, 如:6116 2K*8 (SRAM)。 2020/9/16 20 2、外围电路 为了区别不同的存储单元,我们给每个存储单 元一个编号 —— 存储地址,通过地址来选择不 同的存储单元。不同的存储地址是通过地址线不 同状态组合来表示的。 由于集成电路设计和制造工艺水平,实际电 路应用原因,每个存储器芯片能够存储的数据字 节数和位数都有一定的规格。如果存储容量需求 超过单片存储器芯片存储容量,需要使用多片存 储器芯片组合完成。 2020/9/16 21 2、外围电路 由于存储器芯片内部的每个存储单元都使用特定 的地址线状态组合来标识,因此存储芯片内部必须 有地址译码电路。 当需要使用多片存储器芯片组合,实现大容量 的存储系统时,必须分别选择和控制不同的存储器 芯片数据输入/输出,即外部译码电路。 存储系统还需要控制读出、写入操作,信号驱动 等功能,所以存储系统中要有地址译码器、片选控 制端、 I/O电路控制、输出缓冲器等外围电路。 2020/9/16 22 (1) 地址译码 单译码方式——适用于小容量存储器,只有一个地址译 码器(字译码)。 1,1 字1 A0 地 A1 址 A2 译 A3 码 16,1 器 字16 读选通 写选通 读写控制电路 2020/9/16 读写 出入 D0 1,4 16字×4位 存储器译码 电路和输入/ 16,4 输出控制 读写控制电路 地址线 数据线 读写 控制线 双译码方式——地址译码器分成两个,可减少 选择线的数目(复合译码)。 例:1024 * 1 的存储器 A0 A1 A2 A3 A4 X 译 码 器 1 32 驱 动 器 1 32 32*32=1024 存储单元 输入 控制 电路 1 32 I/O电路 Y译码器 读/写 片选 2020/9/16 A5 A6 A7 A8 A9 输出 输出 驱动 24 A0 A1 A2 A3 A4 X 译 码 器 1 32 驱 动 器 1 32 32*32=1024 存储单元 输入 控制 电路 1 32 I/O电路 Y译码器 输出 输出 驱动 A5 A6 A7 A8 A9 (2) 驱动器 读/写 片选 双译码结构中,在译码器输出后加驱动器,驱动挂在各 条X方向选择线上的所有存储元电路; (3) I/O电路 处于数据总线和被选用的单元之间, 控制被选中的 单元读出或写入,放大信息(驱动,或三态隔离)。 2020/9/16 25 A0 A1 A2 A3 A4 X 译 码 器 1 32 驱 动 器 1 32 32*32=1024 存储单元 输入 控制 电路 1 32 I/O电路 Y译码器 输出 输出 驱动 A5 A6 A7 A8 A9 (4) 片选 读/写 片选 当系统中有多个芯片时,只有当该存储器芯片的片选信 号有效时,此时地址线上的地址信号和其它控制信号对本芯 片才是有效的。 2020/9/16 26 A0 A1 A2 A3 A4 X 译 码 器 1 32 驱 动 器 1 32 32*32=1024 存储单元 输入 控制 电路 1 32 I/O电路 Y译码器 输出 输出 驱动 A5 A6 A7 A8 A9 读/写 片选 (5) 输出驱动电路 为了扩展存储器的容量,常需要将几个芯片的数据线并 联使用;另外存储器的读出数据或写入数据都放在双向的数 据总线上。这就用到三态输出缓冲器。 2020/9/16 27 存储器的读写操作 系统为每个存储单元安排一个地址。地址为二进制数, 习惯上写成16进制的形式,由CPU通过地址总线送到存储器地址 译码器的输入。 1、存储器容量由地址线M容量的存储器 地址范围:00000H~FFFFFH,地址线M容量的存储器 地址范围:000000H~FFFFFFH,地址线G容量的存储器 地址范围:0000,0000H~FFFF,FFFFH,地址线、存储器读写示意 例:容量为8KB(213B)的存储器地址范围:0000H~1FFFH,地 址线H A1 地 址 译 码 存储体 A12 器 1FFFH 读写控制电路 CS WR RD D0~D7 10 A0 9 A1 8 A2 7 A3 6 A4 5 A5 4 A6 3 A7 25 A8 24 A9 21 A10 23 A11 2 A12 11 D0 12 D1 13 D2 15 D3 16 D4 17 D5 18 D6 19 D7 26 CS2 20 CS1 22 OE 27 WE 2020/9/16 6264 29 存储器读操作过程 ① A0 A1 0 0 1 0 1 1 0 0 0 1 0 0 A12 1 D7 D6 D5 D4 D3 D2 D1 D0 0000H 0001H 地 址 ② 译 1234H 码 器 1FFFH 存储体 89H 读写控制电路 ④ D0 ~ 89H D7 ① CPU通过地址线发出地址; ③ CPU发出存储器读命令; 2020/9/16 ③ CS WE OE 0 1 0 ② 由地址译码器对地址进行“翻译”, 选 中某一存储单元; ④ 某一存储单元的内容送往CPU数据线 存储器写操作过程 D7 D6 D5 D4 D3 D2 D1 D0 0000H A0 A1 ①1 0 0001H 1 0 地 ② 0 0 址 存储体 1 0 1 译 码 1345H 1 0 0 器 1FFFH ④ 55H A12 1 读写控制电路 D①0 ~ 55H D7 ③ CS WE OE 0 0 1 ① CPU通过地址线发出地址, ② 由地址译码电路对地址线进行“翻 并把数据放到数据线上; 译”,“选中”某一单元; ③ CPU发出存储器写命令; ④ 把数据线信息送入选中的存储单元。 2020/9/16 31 第三章 存储器系统 3.3 微型计算机系统中的存储器组织 2020/9/16 32 现代计算机中的存储器处于全机中心地位 对存储器的要求是: 容量大,速度快,成本低 为解决三者之间的矛盾,目前通常采用多级存储器结构,即 使用高速缓冲存储器、主存储器和外存储器。 辅助存储器 主存储器 Cache 寄存器 内部高速缓冲存储器 内部存储器 外部存储器 2020/9/16 33 存储器的用途和特点 名称 高速缓冲存 储器 主存储器 外存储器 简称 用途 Cache 高速存取指令和数据 主存 外存 存放计算机运行期间 大量的程序和数据 存放系统程序及各种 应用程序、数据 特点 存储速度快,但 存储容量小 存取速度较快, 存储容量较大 容量大,单位成 本低,速度慢 合理配置高速缓冲存储器、主存储器和外存储器的规 模,实现系统性能和价格的最优。 2020/9/16 34 存储器的基本组织和存储容量的扩展 在实际的存储器系统中,根据实际应用的需要,往往由 多个存储器芯片组成一个实际存储器,并与CPU连接。 由于CPU通过三组总线分别与存储器系统、I/O接口 芯片等连接,会出现一个输出驱动多个芯片输入(地址总线 连接到所有存储器芯片和接口芯片),一个输入与多个芯片 的输出连接(双向数据总线,既需要一对多的驱动,又需要 多对一的选择)。因此,需要使用锁存器、驱动器、缓冲器、 译码器等电路配合使用。 了解74LS244,74LS245,74LS273,74LS373,74LS138, 74LS139 等型号集成电路的功能、作用和使用方法。 2020/9/16 35 1、存储器的基本组织 (1) 与CPU的连接 主要是 地址线、控制线、数据线) 多个芯片连接 当设计要求的存储器容量与实际提供的存储器芯片容量不 符时,需进行字和位扩展(多个芯片连接),组成所需要的实 际的存储器容量 总片数 总容量 容量 / 片 例如:存储器容量为8K×8,若选用2114芯片(1K × 4), 则需要: 8K 8 8 2 16片 1K 4 2020/9/16 36 存储器与CPU连接要注意的问题 1. CPU总线的负载能力。当CPU总线需要连接较多的存储器和 其他芯片时,为避免总线过载,需要使用缓冲器或总线驱 动器,增加总线. 各种信号线的配合与连接。 ? 地址线——单向,单独功能或与数据线复用,可能需要分时锁存。 ? 数据线——双向,输入/输出共用或分开,注意三态隔离。 ? 控制线—— CPU的读写,选通控制,定时等。 3. CPU时序与存储器存取速度之间的匹配。对于存取速度较 慢的存储器,需要增加CPU等待周期。 4. 存储器的地址分配及片选信号的产生。合理分配ROM和RAM 的地址空间,即系统区和用户区。扩展存储器容量时,正 确选择相应的存储器芯片。 2020/9/16 37 位扩展法 如果存储器芯片容量符合设计要求,但存储位数不够, 则需要进行位扩展,即扩展存储单元的数据位数。 根据存储器芯片的规格和应用需要,一般数据位数 为8、16、32位。 只加大字长,而存储器的字数与存储器芯片字数一 致, 对片子没有另外的选片要求,则在读/写时,这些芯片 同时选通,即片选信号同时有效(并联)。 例如:用8k×1的片子组成8k×8的存储器需8个芯片 地址线个芯片) 数据线根) 控制线—— CPU的读写线 中央 处理器 CPU D0 D7 2020/9/16 位扩展法 8 A0 A12 8K×18K×D1801K×D1812K×D1823K每×片D18314K位×D1,845K组×D成1856一K×个D1 6字7 节D7 39 字扩展法(存储容量扩充) 当需要扩充存储容量是,就需要采用地址串联的方式, 即使用地址译码电路来区分高位地址,利用其译码输出控制片 选信号,选择不同的存储器芯片,而这些芯片的低位地址并联。 地址译码电路可以根据不同的地址码状态组合,控 制不同的输出端信号有效,实现片选。 例如:用16K8位的芯片组成64K8位的存储器需4个芯片 地址线 根,作为译码器输入 数据线根,并联 控制线 —— CPU和存储器的读写线 存储系统地址空间分配表 高位地址选择芯片,低位地址选择片内存储单 元,共同构成完整的每一个存储单元地址。 地址 片号 1 2 3 4 2020/9/16 选片 A15 A14 00 00 01 01 10 10 11 11 片内 A13 A12 ……..A1 A0 00,0000,0000,0000 11,1111,1111,1111 00,0000,0000,0000 11,1111,1111,1111 00,0000,0000,0000 11,1111,1111,1111 00,0000,0000,0000 11,1111,1111,1111 总地址 0000 3FFF 4000 7FFF 8000 BFFF C000 FFFF 说明 最低地址 最高地址 最低地址 最高地址 最低地址 最高地址 最低地址 最高地址 41 存储容量扩展电路连接图 A15 A14 A0 A1 CPU A13 WE OE D0-D7 2020/9/16 11 10 2-4 译码器 01 00 A0 CS A1 16KB A13 OE WE A0 CS A1 16KB A13 OE WE A0 CS A1 16KB A13 OE WE A0 CS A1 16KB A13 OE WE 42 字位同时扩展应用 用1k 4 的存储器芯片 2114 组成 2k 8 的存储器 2-4 译码器 01 A10 00 A0 A1 CPU A9 WE OE D0-D7 2020/9/16 A0 CS A1 1K× 4b A9 OE WE A0 CS A1 1K× 4b A9 OE WE A0 CS A1 1K× 4b A9 OE WE A0 CS A1 1K× 4b A9 OE WE D0 D3 D4 D7 D0 D3 D4 D7 43 存储容量扩展应用 例: 有若干片1K×8位的SRAM芯片,采用字扩展 方法构成4KB存储器,问: (1) 需要多少片RAM芯片? (2) 该存储器需要多少地址位? (3) 画出该存储器与CPU连接的结构图,设CPU的 接口信号有地址信号、数据信号、控制信号MREQ 和R/W#。 (4) 给出地址译码器的逻辑表达式。 2020/9/16 44 存储容量扩展应用 解:(1) 需要4K/1K = 4片 SRAM芯片; (2) 存储器容量4KB,需要12条地址线) 译码器的输出信号逻辑表达式为: RAMSel0 A11* A10 * MREQ RAMSel1 A11* A10 * MREQ RAMSel2 A11* A10 * MREQ RAMSel3 A11* A10 * MREQ 2020/9/16 45 存储容量扩展电路连接图 解:(4) 根据芯片数及译码逻辑设计电路如下: MREQ A11 A10 OE 2-4 译码器 11 RAMSel3 10 RAMSel2 01 RAMSel1 00 RAMSel0 A0 A1 CPU A9 R/W D0-D7 2020/9/16 A0 CS A1 1KB A9 OE WE A0 CS A1 1KB A9 OE WE A0 CS A1 1KB A9 OE WE A0 CS A1 1KB A9 OE WE 46 存储容量扩展应用 例:设有若干片256K×8位的SRAM芯片,问: (1) 采用字扩展方法构成2MB的存储器需要多少SRAM芯片? (2) 该存储器需要多少位的地址总线) 画出该存储器与CPU连接的结构图,设CPU的接口信号有 地址信号、数据信号、控制信号MREQ和R/W。 解: (1) 该存储器需要 2048K/256K = 8片SRAM芯片; (2) 需要21条地址线位作为每个存储器芯片的地址输入(寻 址范围为256KB)。 2020/9/16 47 (3) 该存储器与CPU连接: MREQ A20 A19 A18 A0 A1 CPU A17 R/W D0-D7 2020/9/16 111 OE 3-8 译码器 001 000 A0 CS A1 256KB A17 OE WE A0 CS A1 256KB A17 OE WE A0 CS A1 256KB A17 OE WE 48 2、存储器设计举例 例:设计计算机的存储器系统,条件如下: (1) CPU的地址总线为低位);双向数据总 线),控制总线中与主存有关的信号有: MREQ,R/W; (2) 主存地址空间分配如下: 0~8191为系统程序区,由只读存储芯片组成; 8192~32767为用户程序区;最后(最大地址或称存储 区最高端)2K地址空间为系统程序工作区; (3) 现有如下存储器芯片: EPROM:8K×8位(控制端仅有CS); SRAM:16K×1位,2K×8位,4K×8位,8K×8位. 2020/9/16 49 请从上述芯片中选择适当芯片设计该计算机主存储器,画 出主存储器逻辑框图,注意画出选片逻辑(可选用门电路及3-8 译码器74LS138)与CPU 的连接,说明选用哪些存储器芯片,各 选多少片。 解: (1) 主存地址空间分布如图所示 0000H 1FFFH 2000H 8K EPROM 16根地址线K×1位,2K×8位,4K×8 位,8K×8位。 如何选择存储器芯片? 2020/9/16 24K SRAM 7FFFH 64K 8000H 30K空闲空间 0F7FFH 0F800H 0FFFFH 2K SRAM 50 选择如下的存储器芯片: EPROM:2764 (1片,8K×8位) SRAM:6264(3片,8K×8位)和6116(1片,2K×8位) 2020/9/16 51 (2) 连接电 路 片内寻址: 8K芯片——片内13根 2K芯片——片内11根 片间寻址: 前32K A15 A14 A13 0 0 0 0 0 1 0 1 A12~A0 A10~A0 0 1 0 1 地址范围 芯片型号 0000H~1FFFH 2764,8KB 2000H~3FFFH 4000H~5FFFH 6000H~7FFFH 6264(1), 8KB 6264(2), 8KB 6264(3), 8KB 0F800H~0FFFFH 6116,2KB 最后2K 1 1 1 加 A12 A11 2020/9/16 52 2020/9/16 53 五、IBM PC/XT存储器空间的分配 00000H 3FFFFH 40000H 系统板上的RAM 256K I/O通道中的扩展RAM 384K 9FFFFH A0000H BFFFFH C0000H EFFFFH F0000H F5FFFH F6000H FDFFFH FE000H FFFFFH 保留(包括显示)的RAM 128K 扩展的ROM 192K 24K 可在系统板上扩展 Basic解释程序 32K BIOS 8K 2020/9/16 RAM 640K 保留 128K ROM 256K 包括中断向量区、BIOS数据区、 DOS内存驻留程序、用户程序区 显卡上的显示缓冲区在此区域 单色显示在 B0000H~B0FFFH 彩色/图形在B8000H~BBFFFH C0000H~EFFFFH,扩展卡的BIOS FE000H~FFFFFH,系统板的BIOS 8K字节。 54 第3章 学习重 点 1、掌握存储器的基本概念(分类,主要性能指标, 容量); 2、区别存储器地址和存储单元的内容,掌握存储 器的读写操作过程; 3、掌握存储器的扩展技术及电路设计。 4、了解微型计算机的存储系统。 2020/9/16 55 感谢下 载

存储器系统_图的相关资料:
  标题:存储器系统_图
  地址:http://www.samarretak.com/chucunxitong/2020/1219/434.html
  简介:存储器系统_其它_高等教育_教育专区。汇编语言程序设计 第三章 存储器系统 第三章 存储器系统 3.1 存储器系统概述 存储器处于现代计算机的中心地位 CPU 存储器 存储器 AB:地址总线...
  您可能还想阅读以下文章:
----------------------------------
栏目列表
推荐内容